5.1.1 可编程模拟电路芯片介绍
在系统可编程模拟器件ispPAC（In－System Programmable Analog Circuits）是美国Lattice半导体公司于1999年底推出的。到目前为止已推出了5种器件:ispPAC10、isp－PAC20、ispPAC30、ispPAC80、ispPAC81。这5种芯片应用的侧重点不同，ispPAC10适合于信号的放大和滤波；ispPAC20适合于信号的转换和监视；ispPAC30适合于做通用的模拟前段；ispPAC80与ispPAC81可以方便地实现多种类型的五阶滤波器电路。
ispPAC芯片包含有PAC块、模拟布线池、电擦除的存储器及参考电压、自动校正电路、SPI接口。PAC块代替了传统的模拟器件，它可以是仪表放大器、求和放大器或其他功能单元，主要承担模拟信号的处理任务。模拟布线池ARP为PAC的输入、输出与器件的管脚之间提供了一个可编程的线路网络，不需外部连接就可以实现PAC之间的级联。电擦除的存储器可以重复使用10 000次。
本实验课程着重介绍ispPAC10、ispPAC20、ispPAC80这三种芯片。
1）ispPAC10芯片
（1）ispPAC10芯片的管脚如图5.1.1所示，各管脚说明列于表5.1.1中。
图5.1.1 ispPAC10芯片的管脚图
表5.1.1 ispPAC10芯片的管脚说明
注:ispPAC器件的硬件编程接口电路是IEEE1149.1－1990定义JTAG测试接口。对ispPAC器件编程仅需要一个标准的＋5V电源和四芯的JTAG串行接口。有关JTAG操作的细节可查看IEEE的有关说明。
（2）ispPAC10的内部结构框图如图5.1.2所示。
图5.1.2 ispPAC10的内部结构框图
（3）ispPAC10的内部电路图如图5.1.3所示。
图5.1.3 ispPAC10的内部电路图
ispPAC10器件的结构由四个基本单元电路——PAC模块、模拟布线池、配置存储器、参考电压及SPI接口所组成。器件用5V单电源供电。其中，基本单元电路称为PAC块（PACblock），它由两个仪表放大器和一个输出放大器所组成，配以电阻、电容构成一个真正的差分输入、差分输出的基本单元电路，如图5.1.4所示。差分输入、差分输出指的是每个仪表放大器的输入有两个输入端，输出放大器的输出也有两个输出端。电路的增益调整范围为－10～＋10。PAC块中电路的增益和特性都可以用可编程的方法来改变，采用一定的方法（可通过编程调整增益及适当的组合）器件可配置成1～10 000倍的各种增益。输出放大器中的电容CF有128种值可供选择。反馈电阻RF可以断开或连通。器件中的基本单元可以通过模拟布线池（Analog Routing Pool）实现互联，以便实现各种电路的组合。
图5.1.4 ispPAC中的PAC块
（4）PAC块的线性范围及特点:
①输入:a.PAC的输入均为差分型，其输入信号等于施加于输入放大器正、负两端的信号UIN＋和UIN－的差值。b.共模输入信号不能产生输出信号。
②输出:a.PAC的输出也为差分形式，其值等于输出放大器的正、负输出UOUT＋和UOUT－之差。其输出范围约为0.1～4.9V。b.PAC输出具有短路保护。c.输出的共模电压始终为VREFOUT，而与输入共模电平无关。这一特性使我们可以将独立（输入空置）的PAC块作为替代VREFOUT的参考源。
电路中的VREFOUT可以由两种方法给出，一种是直接与器件的VREFOUT引脚相连，由于VREFOUT为高阻抗输出，因此，当需要VREFOUT作为参考源，且需一定电流时应加缓冲驱动电路。另一种方法是利用PAC块作为VREFOUT使用，其线路原理图如图5.1.5所示，OUT1输出2.5V作为VREFOUT使用。从图中可以看出，其输入端开路，而其反馈通路闭合，此时，输出放大器的输出固定为VREFOUT，即2.5V。PAC块的任意一个输出端都可作为VREFOUT参考源，两者也有相同的驱动能力。然而，这两个输出之间最好不要短接，因为两者之间存在一个很小的电位差，这将产生一个固定的电流，会产生不必要的功率损耗，影响电路的稳定性。
图5.1.5 用ispPAC10产生VREFOUT
图5.1.6 信号交流耦合输入加直流偏置
当要求参考源提供的电流小于10μA时，可以直接使用VREFOUT引脚输出而不需要加缓冲驱动。例如，当仅对PAC Block的输入信号作DC电平移位时。信号通过电容CIN耦合到PAC Block的输入端，VREFOUT通过电阻RIN耦合到PAC Block的输入端，如图5.1.6所示。RIN应大于200kΩ。
当要求的参考源提供的电流大于10μA，小于输出电流能力最大值（10mA）时，则可以利用PAC块作为VREFOUT使用。如图5.1.5。
每个PAC块都可以独立地构成电路，也可以采用级联的方式构成电路以实现复杂的模拟电路功能。图5.1.7表示了两种不同的连接方法。
利用基本单元电路的组合可进行放大、求和、积分、滤波。可以构成低通、带通双二阶有源滤波器，且无需在器件外部连接电阻、电容元件。
图5.1.7 ispPAC10中不同的使用形式
2）ispPAC20芯片
ispPAC20器件由两个基本单元电路PAC块、两个比较器、一个8位的D/A转换器、配置存储器、参考电压、自动校正单元和SPI接口所组成。其管脚图如图5.1.8所示，管脚说明如表5.1.2所示，内部结构框图如图5.1.9所示，内部电路如图5.1.10所示。
图5.1.8 ispPAC20管脚图
图5.1.9 ispPAC20内部结构框图
表5.1.2 ispPAC20管脚说明
图5.1.10 ispPAC20内部电路
（1）DAC块
这是一个8位电压输出的DAC块。接口方式可自由选择为:8位的并行方式；串行JTAG寻址方式；串行SPI寻址方式。在串行方式中，数据总长度为8位，D0处于数据流的首位，D7为最末位。DAC的输出是完全差分形式，可以与器件内部的比较器或仪表放大器相连，也可以直接输出。
（2）PAC块
①PAC Block1中IA1的多路输入选项MSEL。从图5.1.11中可以看出，IA1的输入有a和b两个，具体选择哪一个作为输入则由外部管脚MSEL控制。当MSEL＝0时，由a端输入；反之，若MSEL＝1则由b端输入。这样就扩展了IA1的应用范围，在使用上也将更加灵活。例如，将a端接输入IN1，b端接输入IN2，再将IN1接电压传感器的输出，IN2接温度传感器的输出。如果以OUT1作为监控系统的输出，则可同时监控电压和温度的变化:当MSEL＝0时，监控电压的变化；当MSEL＝1时，监控温度的变化。
图5.1.11 ispPAC20中的PAC块
②PAC Block2中IA4的极性控制。通常情况下，PAC系列中PAC块的仪表放大器的增益在—10～＋10之间，它可直接利用PAC－Designer软件的增益对话框来设定。在PAC20芯片中，IA1、IA2和IA3的情况也是这样，但IA4则有所不同，它的增益对话框中增益范围限制为－10～－1，没有正增益，要想得到正增益可以通过将IA4的输入信号反相来实现。其输入信号是否反相由一外部输入端PC、CP1的输出CP1OUT共同控制。当该电路设置为PC管脚控制方式时，仅当PC管脚接低电平时，输入信号才改变极性后送给IA4，当PC管脚接高电平时，输入信号不改变极性直接送给IA4。是否改变极性由设计者自己编程决定。IA4的增益只能设置为－1～－10之间的整数。但配合极性控制，仍可得到正的增益。如IA4的增益设置为－7，令PC为低电平，改变输入信号的极性，这时IA4的等效增益相当于7。
（3）比较器
ispPAC20芯片内包含有两个可编程的双差分比较器。此比较器具有许多编程选项，这些选项可用于优化比较器的性能，以便适应各种不同的应用场合。比较器的工作方式与其他比较器相同，即当正输入端比负输入端电位高时，输出为高，反之，则输出为低。但是，此比较器与传统比较器在输入方式上仍有差别，PAC20的比较器输入端为全差分型，无论是比较器的正输入端还是负输入端均有正输入UIN＋和负输入UIN－，而其差分输入则定义为［UIN＋－UIN－］，这就是说，只有当正输入端的差分电压大于负输入端的差分电压时，比较器才输出为高电平。
①比较器输入。由PAC20的内部电路图可以看出，比较器的输入具有多种选择，其中包括:内部参考源＋l.5V、＋3V、外部输入端IN3、CPIN、模拟单元OA2的输出OUT2、DAC的输出。
当比较器的某个输入端空置（即未与其他电路连接）时，意味着UIN＋＝UIN－＝2.5V，这时这个输入端的电压则为UIN＋－UIN－＝0V。假设比较器负输入端空置，则意味着负输入端差分电压为0，当正输入端差分电压为正时，比较器输出逻辑1电平，为负时则输出逻辑0电平。当OA2的输出用作比较器CP1或CP2的输入时，其用法与外部引脚IN3完全相同。
实际上，最常用做比较器输入的是内部8bit DAC的输出，该电压共有256级分层。
注意到第二个比较器CP2的正输入端有一反相符号，这表示真正输入到比较器输入端的信号需先经过反相。利用该特点很容易用CP1和CP2构成一个窗口比较器:我们将某一固定差分信号同时加于两个比较器CP1和CP2的正输入端，负输入端外接输入信号，则在WINDOW端上得到一窗口比较器输出。例如，如果将＋1.5V的DC加于CP1和CP2的正输入端，则实际施加于CP1正输入端的为＋1.5V的差分信号，而施加于CP2正输入端的为－1.5V的差分信号。此时，如果将比较器外部输入脚CPIN接于两比较器的负输入端，则有下列情况发生:当CPIN小于＋1.5V时，CP1输出1，当CPIN大于－1.5V时，CP2输出0，而WINDOW端输出则可以选择为CP1和CP2各自输出的异或结果。此时，如果CPIN在±1.5V之内则窗口输出为1，若在±1.5V之外则窗口输出为0。这样就构成了一个窗口比较器，如图5.1.12所示。
图5.1.12 CP1、CP2实现窗口比较
②比较器迟滞回归选项（Option Comparator Hysteresis）。为了增加比较电路的抗干扰能力，通常采用滞回比较器，PAC20的比较器也加入了滞回选项。迟滞信号的回差已定为47mV，迟滞作用是否有效可利用PAC－Designer软件来选择。一旦迟滞作用设定为有效，则两个比较器的CP1和CP2均有效。这意味着当某个时刻比较器发生跳变之后，只有当两个输入信号差的绝对值变化大于47mV时，其输出才可能改变。
3）ispPAC80芯片
ispPAC80可实现五阶、连续时间、低通模拟滤波器。无需外部元件或时钟。在PACDesigner设计软件中的集成滤波器数据库提供数千个模拟滤波器，频率范围从50kHz到500kHz。可对任意一个五阶低通滤波器执行仿真和编程，滤波器类型为:高斯（Gaussian）、贝塞尔（Bessel）、巴特沃斯（Butterworth）、勒让德（Legendre）、两个线性相位等纹波延迟误差滤波器（Linear Phase Equiripple Delay Error filter），3个切比雪夫（Chebyshev）、12个有不同脉动系数的椭圆（Elliptic）滤波器。ispPAC80芯片的管脚图如图5.1.13所示。
图5.1.13 ispPAC80管脚图
ispPAC80内含一个增益1、2、5或10可选的差分输入仪表放大器（IA）和一个多放大器差分滤波器PACBlock，此PACBlock包括一个差分输出求和放大器（OA）。通过片内非易失E2CMOS可配置增益设置和电容器值。器件配置由PAC－Designer软件设定，经由JTAG下载电缆下载到ispPAC80。isp－PAC80芯片的管脚说明列于表5.1.3中。
表5.1.3 ispPAC80芯片的管脚说明
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
