【摘要】：寄存器部分用于存储状态机的内部状态。组合逻辑部分又分为状态译码器和输出译码器:状态译码器确定状态机的下一个状态，即确定状态机的激励方程;输出译码器确定状态机的输出，即确定状态机的输出方程。状态机的基本操作有两种:状态机从信号输出方式分为摩尔型状态机和米立型状态机。Moore型状态机的输出信号只与当前状态有关;Mealy型状态机的输出信号不仅与当前状态有关，还与输入信号有关。状态机的一般形式如图6．24所示。
6．3．1 状态机的功能和基本结构
利用VHDL设计的实用逻辑系统中，有许多是可以利用有限状态机的设计方案来描述和实现的。无论是与基于VHDL的其他设计方案相比，还是与可完成相似功能的CPU相比，状态机都有难以超越的优越性，主要表现在以下几方面:
①有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。
②状态机的结构模式相对简单，设计方案相对固定。
③状态机容易构成性能良好的同步时序逻辑模块。
④状态机的VHDL表述丰富多样。
⑤在高速运算和控制方面优势巨大。
⑥状态机可靠性较高。
状态机包括两个主要部分:组合逻辑部分和寄存器部分。寄存器部分用于存储状态机的内部状态。组合逻辑部分又分为状态译码器和输出译码器:状态译码器确定状态机的下一个状态，即确定状态机的激励方程;输出译码器确定状态机的输出，即确定状态机的输出方程。状态机的基本操作有两种:
①状态机内部状态转换。状态机要经历一系列状态，下一状态由状态译码器根据当前状态和输入条件决定。
②产生输出信号序列。输出信号由输出译码器根据当前状态和输入条件决定。
状态机从信号输出方式分为摩尔(Moore)型状态机和米立型(Mealy)状态机。Moore型状态机的输出信号只与当前状态有关;Mealy型状态机的输出信号不仅与当前状态有关，还与输入信号有关。状态机的一般形式如图6．24所示。
图6．24 状态机的结构示意图
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
