系统级设计

1．4．2　EDA系统级设计

进入90年代以来，电子信息类产品的开发明显出现两个特点:一是产品的复杂程度加深;二是产品的上市时限紧迫，然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作(包括设计输入，仿真和分析，设计修改等)都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。

系统级设计是针对设计目标进行功能描述，摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念构思上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA系统就能以规则驱动的方式自动完成整个设计。具体的设计流程如图1．2所示。

系统级设计步骤如下:

第一步，按照“自顶向下”的设计方法进行系统划分。

第二步，输入VHDL代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式，这种输入方式具有直观、容易理解的优点。

第三步，将以上的设计输入编译成标准的VHDL文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。

第四步，利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的，一般设计，这一仿真步骤也可略去。

第五步，利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，产生多项设计结果:

(1)适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等;

图1．2　系统级设计工作流程

(2)适配后的仿真模型;

(3)器件编程文件。

根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性(如时延特性)，所以仿真结果能比较精确的预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度品质的器件，直至满足设计要求。

最后将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ASIC形式实现。