描述触发器逻辑功能的几种方式

时间：2022-04-09 百科知识版权反馈

【摘要】：一、实验目的掌握基本RS、JK、T和D触发器的逻辑功能。基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。CD4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。触发器在使用前必须经过全面测试才能保证可靠性。基本RS触发器的输入端接到实验箱上逻辑电平输出单元，输出端接到逻辑电平显示单元。

一、实验目的

(1)掌握基本RS、JK、T和D触发器的逻辑功能。

(2)掌握集成触发器的功能和使用方法。

(3)熟悉触发器之间相互转换的方法。

二、实验仪器

(1)数字逻辑电路实验箱

(2)双踪示波器，数字万用表

(3)芯片74LS00、74LS02、74LS04、74LS74、74LS112各一片

三、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1．基本RS触发器

基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。

图2－13－1 二与非门组成的基本RS触发器

(a)逻辑图; (b)逻辑符号

基本RS触发器的逻辑符号见图2－13－1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。

2．JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图2－13－2所示。JK触发器的状态方程为

JK触发器常被用作缓冲存储器、移位寄存器和计数器。CD4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。

3．T触发器

在JK触发器的状态方程中，令J=K=T，则变换为:

图2－13－2 JK触发器的引脚逻辑图

这就是T触发器的特性方程。由上式有:

当T=1时，Qn+1=Qn;

当T=0时，Qn+1=Qn。

即当T=1时，为翻转状态; 当T=0时，为保持状态。

4．D触发器

在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为

Qn+1=D

其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。有很多型号可供各种用途的需要，如双D(74LS74， CD4013)，四D(74LS175，CD4042)，六D(74LS174，CD14174)，八D(74LS374)等。图2－13－3为双D(74LS74)的引脚排列图。

图2－13－3 D触发器的引脚排列图

5．触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方法获得具有其他功能的触发器。例如将JK触发器的J、K两端接在一起，并认它为T端，就得到所需的T触发器。

JK触发器也可以转换成为D触发器，如图2－13－4所示。

图2－13－4 JK触发器转换成为D触发器

6．RS基本触发器的应用举例

图2－13－5是由基本RS触发器构成的去抖动电路开关，它是利用基本RS触发器的记忆作用来消除开关震动带来的影响。参考有关资料分析其工作原理，自己在实验电路板上搭建电路来验证该去抖动电路的功能。

图2－13－5 去抖动电路图

7．触发器的使用规则

(1)通常根据数字系统的时序配合关系正确选用触发器，除特殊功能外，一般在同一系统中选择相同触发方式的同类型触发器较好。

(2)工作速度要求较高的情况下采用边沿触发方式的触发器较好。但速度越高，越易受外界干扰。上升沿触发还是下降沿触发，原则上没有优劣之分。如果是TTL电路的触发器，因为输出为“0”时的驱动能力远强于输出为“1”时的驱动能力，尤其是当集电极开路输出时上升边沿触发更差，为此选用下降沿触发更好些。

(3)触发器在使用前必须经过全面测试才能保证可靠性。使用时必须注意置“1”和置“0”脉冲的最小宽度及恢复时间。