FPGA/CPLD与ASIC两种物理实现

时间：2022-10-15 百科知识版权反馈

【摘要】：EDA设计的内容最终需要由FPGA/CPLD或ASIC来实现。下面分别介绍FPGA/CPLD与ASIC两种物理实现的特点。FPGA和CPLD是由加工厂完成了集成电路工艺制造和封装测试的可编程集成电路成品。所以，用FPGA/CPLD 试制样片，能以最快的速度改进系统设计，验证系统功能，从而达到缩短开发周期的目的。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的集成电路深层次的知识。从以上分析可以看出，FPGA/CPLD和ASIC各有优势和不足。

1.1.4　FPGA/CPLD与ASIC两种物理实现

EDA设计的内容最终需要由FPGA/CPLD或ASIC来实现。下面分别介绍FPGA/CPLD与ASIC两种物理实现的特点。

FPGA和CPLD是由加工厂完成了集成电路工艺制造和封装测试的可编程集成电路成品。可编程（Programmable）的含义是设计工程师自己就可以通过EDA软件将门级网表转为目标文件，再将目标文件通过烧录器烧录至FPGA/CPLD上，改变其内部配置从而实现自己所需要的功能。

1．FPGA/CPLD的优点

①资金投入小、风险小

FPGA芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，开发FPGA／CPLD的资金投入小，节省了许多潜在的花费。

②开发周期与面市时间（Time to Market）短

系统工程师可以反复地编程、擦除、使用芯片或者在外围电路不动的情况下用不同的配置文件就可实现其不同的功能。所以，用FPGA/CPLD 试制样片，能以最快的速度改进系统设计，验证系统功能，从而达到缩短开发周期的目的。

③改动灵活

FPGA/CPLD软件包中有各种输入工具、仿真工具、编程器及烧录器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，乃至最后芯片的制作。当电路有少量改动时，更能显示出FPGA／CPLD的优势。

④易学易用

电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的集成电路深层次的知识。FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行系统设计、电路设计。

2．FPGA/CPLD的缺点

①芯片成本高、价格贵

FPGA／CPLD器件可写、可擦、可编程的特点也使其付出了代价，即它们的芯片成本高、价格贵，一般不适合在整机产品中大规模使用。

但是，在通信产品中有例外。有两方面原因使然，其一，由于通信产品的利润率较高，可以接受FPGA/CPLD的较高成本；其二，由于通信产品的协议经常升级换代，FPGA/CPLD可以方便地重新写入。

②嵌入电路困难

不能由电路与系统工程师嵌入传感电路、模拟电路或功率输出电路。

3．ASIC的优缺点

专用集成电路ASIC是针对特定用户的集成电路。在EDA设计中不能像FPGA/CPLD那样由设计者通过硬件编程加以实现。必须由加工厂根据版图制作掩膜版（Mask，又称光刻版），并进行一系列集成电路工艺加工（简称流片或工艺流片）得到芯片（Chip），Chip经封装测试后成为最终的ASIC产品。设计者的VHDL程序经综合后生成网表，通过EDA工具产生ASIC的版图，按照版图加工出的芯片具有设计者所要求的功能。对ASIC设计而言，EDA过程从VHDL描述开始，到产生版图数据为止。

1）ASIC的优点

ASIC的优点正好是FPGA／CPLD的缺点。

①价格优势

由于采用半导体平面工艺，几十只与几万只ASIC芯片的研制、生产成本几乎是一样的，因此它特别适合大规模使用。用量愈大，价格愈低，在大规模使用时ASIC具有价格优势。

②频率优势（性能优势）

ASIC具有频率优势。在半导体工艺条件相同前提下，ASIC芯片的工作频率高于FPGA芯片。

③嵌入优势

ASIC可以由电路与系统工程师嵌入传感电路、模拟电路或功率输出等外围电路。这些电路加上核心的数字电路，如微控制器（MCU）核，则可构成片上系统（SoC，System on a Chip）。

值得指出的是：采用ASIC实现方式并不是像看上去那样困难和价格昂贵。版图数据文件（GDS-II）可以送交多项目晶圆（MPW，Multi Project Wafer）组织，两个月后即可获得加工好的几十只ASIC样品。更重要的是Mask和工艺流片的费用经过多个用户分摊后大大降低。

2）ASIC的缺点

ASIC的缺点正好对应FPGA／CPLD的优点。

①资金投入大。如果不采用MPW加工方式，Mask和工艺流片费用都是昂贵的。