中心体系结构

1.2.2　中心体系结构

从Intel 800系列芯片组后采用的是中心体系结构，以往的北桥芯片改为存储器控制器中心（MCH），而南桥芯片改为I/O控制器中心（ICH）。不像标准南北桥的设计，中心体系结构没有通过PCI总线使之相连，而是通过专门的中心接口以两倍PCI的速度相连接。

图1-22是中心体系结构图，它支持Intel的多种Pentium 处理器。

图1-22　中心体系结构图

中心设计相比传统南北桥的设计具有以下几个优点：

1．数据传输速度较快

中心接口是4倍时钟66MHz/8bit（4×66MHz×1Byte=266MB/s）的接口，它的吞吐量是PCI（33MHz×32bit=133 MB/s）的两倍。

2．减轻了PCI的负担

中心接口是独立于PCI的，它不能共享或盗用PCI总线的带宽用于芯片组或Super I/O流量，这将改善所有连接到PCI总线设备的性能，因为PCI总线将不再卷入中心的事务中。

3．减少了板卡连线

虽然中心接口有两倍于PCI的速度，但它只有8位宽，只需要15个信号来连接主板。相反，PCI在板卡上需要不少于64根信号线，这增加了电磁干扰（EMI），对信号衰减和噪声更敏感，也增加了板卡厂家的成本。

中心接口的设计使PCI设备具有更大吞吐量，这是因为没有南桥芯片来吞噬PCI总线的吞吐量。由于绕过了PCI接口，中心体系结构也能够使直接连接I/O控制器中心（前面的南桥）的设备有更大的吞吐量，如新的较高速的ATA-100和USB 2.0接口。

中心接口的设计也是十分经济的，因为只有8位宽。它看起来好像带宽小，但设计成这样是有原因的。只有8位宽的接口设计使得中心设计只需要15根信号线，与用在北桥/南桥设计中的32位PCI总线需要64根信号线的情形形成了对比。较少的引脚数量意味着主板上较少的电路连接、较少的信号噪声和不稳定信号的生成，芯片自身有较少的引脚，使芯片更小、生产更经济。

尽管中心接口一次只能传送8位，但它可在每个时钟周期输出4次，时钟周期为66MHz，这就形成了高效的4×66MHz×1Byte=266MB/s的吞吐量，是PCI带宽的两倍。PCI是32位宽，但只能以33MHz时钟周期进行传输，总带宽为133MB/s。由此可以看出中心接口具有很高的性能价格比，而且与以前的北桥/南桥设计相比有更好的信号完整性。

MCH是高速处理器总线（400/133/100/66MHz）和中心接口（66MHz）及AGP总线（533/266/133/66MHz）之间的接口，而ICH是中心接口（66MHz）和ATA（IDE）端口（66/100MHz）及PCI总线（33MHz）之间的接口。

ICH也包含一种新的较少引脚数量（LPC）的总线，基本上是4bit/s带宽版本的PCI设计，它用来支持主板ROM BIOS和Super I/O芯片。数据、地址和命令使用相同的4根信号线，只有9根其他信号线是必须用于实现总线的，总数仅为13根信号线。这就显著地减少了在系统上连接ROM BIOS和Super I/O芯片的线路数量，老的北桥/南桥芯片组上需要96个ISA总线信号，它们使用ISA作为这些设备的接口。LPC总线有6.67MB/s的带宽接近ISA，带宽足够支持FWH（固体中心）和Super I/O芯片等设备。