低电平驱动继电器原理图

一、实验目的

(1)了解TTL门电路的输出特性。

(2)了解CMOS门电路的输出特性。

(3)掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。

二、实验仪器

(1)数字逻辑电路实验箱

(2)数字万用表

(3)芯片74LS00、74LS04、CD4001各一片

(4)100Ω、470Ω、3kΩ电阻各一个

三、实验原理

1．TTL电路输入输出电路性质

当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。当输入端处于低电平时，电流由电源VCC经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具有的负载能力。高电平输出电压在负载不大时为3．5V左右(VCC=5V时)。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般LS系列TTL电路允许灌入8m A电流，即可吸收后级20个LS系列标准门的灌入电流。最大允许低电平输出电压为0．4V。

2．CMOS电路输入输出电路性质

一般4000系列的输入阻抗可高达1010Ω，输入电容在5p F以下，输入高电平通常要求在3．5V以上，输入低电平通常为1．5V以下。因CMOS电路的输出结构具有对称性，故高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的CMOS电路。当输出端负载很轻时，输出高电平将十分接近电源电压; 输出低电平时将十分接近地电位。

在高速CMOS电路54/74HC系列中的一个子系列54/74HCT，其输入电平与TTL电路完全相同，因此在相互取代时，不需考虑电平的匹配问题。

3．集成逻辑电路的衔接

在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。可用下列几个表达式来说明连接时所要满足的条件:

VOH(前级)≥VIH(后级) VOL(前级)≤VIL(后级)

IOH(前级)≥n×IIH(后级) IOL(前级)≤n×IIL(后级) n为后级门的数目

(1)TTL与TTL的连接

TTL集成逻辑电路的所有系列，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，主要的限制是受低电平时负载能力的限制。表2－6－1列出了74系列TTL电路的扇出系数。

表2－6－1 74系列芯片扇出系数比较

(2)TTL驱动CMOS电路

TTL电路驱动CMOS电路时，由于CMOS电路的输入阻抗高，故驱动电流一般不会受到限制，但在电平配合问题上，低电平是可以的，高电平有困难，因为TTL电路在空载时，输出高电平通常低于CMOS电路对输入高电平的要求，因此为保证TTL输出高电平，后级的CMOS电路能可靠工作，通常要外接一个上拉电阻R，如图2－6－1所示，使输出高电平达到3．5V以上，R的取值为180～200Ω较合适，这时TTL后级的CMOS电路的数目可以较多。

(3)CMOS驱动TTL电路

CMOS的输出电平能满足TTL对输入电平的要求，而驱动电流将受限制，主要是低电平时的负载能力。表2－6－2列出了一般CMOS电路驱动TTL电路扇出系数，从表中可见，除了74HC系列外的其他CMOS芯片驱动TTL的能力都较低。

图2－6－1 TTL电路驱动CMOS电路

表2－6－2 各种门的驱动能力

既要使用此系列又要提高其驱动能力时，可采用以下两种方法:

①采用CMOS专用驱动器，如CD4049，CD4050等芯片。

②将几个同功能的CMOS电路并联使用，即将其输入端并联，输出端并联(TTL电路是不允许并联的)。

(4)CMOS与CMOS的衔接

CMOS电路之间的连接十分方便，不需另加外接元件。对直流参数来讲，一个CMOS电路可带动的CMOS电路数量是不受限制的，但在实际使用时，应当考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度会下降，因此在高速使用时要考虑负载电容，例如CD4000T系列。CMOS电路在10MHz以上速度运用时应限制在20个门以下。

四、实验内容

1．测试TTL电路74LS00的输出特性

(1)对照附录一中的芯片引脚图，把74LS00正确地放置到实验箱上DIP14插座中。

(2)把芯片的第7脚接到实验箱的“GND”点，第14脚接到电源上的“+5V”点。

(3)按照图2－6－2(a)所示连线。

(4)打开电源，调节电位器RW，使与非门输出的高电平为2．7V(最小允许高电平)到电压最大之间的一系列点，先用万用表测量输出点的电压值，再把万用表调到电流挡，串接到电路中测量电流值，根据所测量值画出输出高电平时的特性曲线。

(5)按图2－6－2(b)所示连线，用与上面同样的方法，测量与非门输出低电平时，输出点电压从最小到0．4V(最大允许低电平)之间的一系列点，作出输出低电平时的特性曲线。

图2－6－2 与非门输出特性测试电路

2．测试CMOS电路CD4001的输出特性

(1)断开电源，用CD4001代替74LS00，R换为470Ω电阻。

(2)测试方法同上，注意在CMOS电路中，输出点的最小允许高电平为4．6V，最大允许低电平为0．4V，按照测量结果画出相应的输出特性曲线。

3．TTL电路驱动CMOS电路

(1)据附录一中芯片引脚图，把一片74LS00和一片CD4001正确地放置到实验箱上相应的插座中。

(2)把两芯片的接地与电源引脚分别接到实验箱上的“GND”和“+5V”处。

(3)按图2－6－1所示连线，把74LS00一个与非门的两个输入端接到实验箱上逻辑电平输出单元，CD4001上四个或非门的输出端连接到逻辑电平显示单元。

(4)打开电源，观察各门的输出状态，并比较在接入上拉电阻R与不接上拉电阻两种情况下电路中各点电压值及电流值(用万用表测量)。

4．CMOS电路驱动TTL电路

(1)据附录一中芯片引脚图，把一片74LS04和一片CD4001正确地放置到实验箱上相应的插座中。

(2)把两芯片的接地与电源引脚分别接到实验箱上的“GND”和“+5V”处。

(3)按图2－6－3所示连线，把CD4001上或非门的输入端连接到实验箱上逻辑电平输出单元，74LS04的六个非门的输出端连接到逻辑电平显示单元。

(4)打开电源，调节或非门的输入逻辑电平，使点O处输出高电平，观察各非门的输出情况。

图2－6－3 CMOS电路驱动TTL电路

(5)调节或非门的输入逻辑电平，使点O处输出为低电平，用万用表测量点O处的电压，然后逐个减少驱动的非门的个数，记录点O处电压的变化情况，结合实验原理，理解CMOS驱动TTL电路时低电平带负载能力情况。