【摘要】：当6脚电位低于（2/3）VCC，2脚高于（1/3）VCC时，上比较器A1输出为低电平，下比较器A2输出为低电平，此时状态保持不变，3脚输出状态也不变。在2端加上小于（1/3）VCC的电压时，可以把触发器置于“1”状态，即OUT=1；②复位端4脚低电平有效，平时应为高电平；③对于放电管7脚，当OUT为低电平时，7脚接地，当OUT为高电平时，对地开路。而在要求负载重，驱动电流大，电压高的场合，宜选用TTL型的555。
当6脚电位高于（2/3）VCC，2脚高于（1/3）VCC时，上比较器A1输出为高电平，下比较器A2输出为低电平，因而R-S触发器的
为高电平，3脚输出为低电平。放电晶体管VT导通，即3脚电位变低，此状态也一直保持不变，直到2脚输入触发信号。
当6脚电位低于（2/3）VCC，2脚高于（1/3）VCC时，上比较器A1输出为低电平，下比较器A2输出为低电平，此时
状态保持不变，3脚输出状态也不变。
当6脚电位高于（2/3）VCC，2脚低于（1/3）VCC时，上比较器A1输出为高电平，下比较器A2输出也为高电平，此时3脚输出低电平。
综上所述，可以列出555时基集成电路的功能表如表6-5所示。
表6-5 555定时器功能表
从简化的内部电路结构和逻辑功能表中可以看出，555电路有以下几个特点：①两个输入端触发电平的要求不同。在6脚输入端加上大于（2/3）VCC（或VCC），可以把触发器置于“0”状态，即OUT=0。在2端加上小于（1/3）VCC（或VCC/2）的电压时，可以把触发器置于“1”状态，即OUT=1；②复位端4脚低电平有效，平时应为高电平；③对于放电管7脚，当OUT为低电平时，7脚接地，当OUT为高电平时，对地开路。
TTL与CMOS型的555主要参数比较：
CMOS型555的输出脉冲的上升沿和下降沿比TTL的要陡，变换时间短；在传输过渡时间里产生的尖峰电流小；输入阻抗比TTL型的555要高出几个数量级；驱动能力比TTL的要差。一般来说，在要求定时长，功耗小，负载轻的场合，宜选用CMOS型的555。而在要求负载重，驱动电流大，电压高的场合，宜选用TTL型的555。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
