译码和显示电路

（1）掌握中规模集成计数器功能测试的方法及工作原理，学习用中规模集成计数器构成N进制计数器的方法。

（2）熟悉数字电路计数、译码和七段数码显示的工作原理，重点掌握各个控制输入端的作用。

1．计数器

在计算机和数字逻辑电路中，计数器是一个用于实现计数功能的基本时序部件。它不仅可以用来累计输入脉冲的数目并给出累计结果，还常常用作数字系统的定时、分频等逻辑部件。

计数器的种类有很多。按材料来分，有TTL型和CMOS型；按工作方式来分，有同步计数器和异步计数器；根据数制的不同，可分为二进制计数器、十进制计数器和N进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器；另外还有可预置数和可编程的计数器等。关键在于合理地选用器件，灵活地使用器件的各种控制端和输入、输出端，运用各种方法来实现要求达到的功能。

74LS160是由四个D触发器构成的、可预置数的同步十进制计数器，其功能有异步清零和与CP脉冲同步的置数。计数翻转时刻为CP计数脉冲的上升沿，计数时四个D触发器同步工作。由表3-8-1可见，74LS160具有异步清零、同步置数、计数和保持四种功能，其引脚排列如图3-8-1所示。

表3-8-1　同步十进制计数器74LS160功能

图3-8-1　同步十进制计数器74LS160引脚排列

对于中规模集成计数器，通过在一片集成电路芯片外添加适当的反馈逻辑，即利用附加门电路将输出信号通过一定形式反馈至控制输入端，就可以实现器件最大计数模数内的任意进制的计数。改接方法采用复位法或置位法。复位法利用清零端进行反馈置0构成。通过反馈逻辑强制清零，因工作不太可靠而很少采用。置位法利用预置端构成，可以克服复位法的缺点。

试用单片可预置数的同步十进制计数器74LS160及其附加门电路，构成小于九进制的计数器。自行设计实验电路的接线图，并完成计数器的状态表，画出计数器的状态转换图及时序图。

2．BCD-七段译码器74LS48

在数字仪表、计算机和其他数字系统中，要把测量数据和运算结果用十进制数显示出来。计数器将时钟脉冲的个数按四位二进制码输出后，必须通过译码器把这个二进制数码译成适用于用七段数码管显示的代码。74LS48引脚排列如图3-8-2所示，其功能见表3-8-2。

图3-8-2　BCD-七段译码器74LS48引脚排列

表3-8-2　BCD-七段译码器74LS48功能

3．七段数码管LED（共阴极）LC5011

七段数码管LED有共阴极和共阳极两类。不同的数码管，要求配用与之相应的译码器/驱动器，共阴数码管配用有效输出为高电平的译码器/驱动器，共阳数码管配用有效输出为低电平的译码器/驱动器。图3-8-3所示为共阴极LC5011图形符号和内部电路。

图3-8-3　共阴极LC5011图形符号和内部电路

若选用共阴极数码管LC5011，只要将BCD-七段译码器/驱动器74LS48的输出端a、b、c、d、e、f、g直接接到数码管LC5011相应的输入引线上，便可根据74LS48输入的十进制数，显示相应的字符。

（1）检查译码驱动器、显示器功能。接通数码显示器＋5V电源，把按四位二进制数变化的逻辑电平送入译码器的输入端，观察显示器显示的字符与输入逻辑电平的对应关系，并记录在自拟的表格中。

（2）观察计数器功能。将计数器的输出端接译码器的输入端，再观察LED数码管所显示的逻辑电平，并记录在自拟的表格中。把1kHz的时钟信号作为时钟脉冲加到CP端，用双踪示波器同时观察CP脉冲波形和计数器输出端波形。为了记录各个波形相互间的相位关系，示波器除了用双踪显示外，还要有合适的扫描速度，使得屏幕上显示的波形有完整的周期。

（3）拓展实验。用两片可预置的同步十进制计数器74LS160，设计一个十二进制计数器，要求计数顺序是0，2，…，11的循环计数。电路设计连接好后，输入单次计数脉冲，并使用译码驱动器74LS48及LED七段数码管（共阴极）显示器LC5011，显示计数顺序是否正确。

（1）如果设计一个十进制减法计数器，试问应选用何种电路？其使能端如何设置？

（2）共阴极和共阳极数码管的内部结构有什么不同？分别用什么电平驱动？

（3）总结二进制和二-十进制加法计数器的功能。

（4）用计数器级联的方法可以构成多位计数状态，对于串行进位和并行进位两种方法，为什么后者比前者进位速度快得多？