计数器的应用

1. 节拍信号发生器

在数字系统和计算机中，往往需要系统按照人们事先规定的顺序进行操作，因此系统的控制部分常常有一个节拍信号发生器，也就是顺序脉冲发生器，产生时间上有先后顺序的脉冲，来实现整个系统的协调运作。

图7 − 4 − 30 节拍信号发生器

节拍信号发生器可以由计数器和译码器两部分组成，如图7 − 4 − 30为74161和74138组成的节拍信号发生器。

计数器 74161 组成正常计数方式，输出QC QB QA接到译码器74138的地址端A2A1A0，译码器的使能端有效，接成100。当节拍信号发生器工作时，在CP脉冲控制下，计数器实现计数，QCQB QA依次输出000、001、…、111，再返回到000，周而复始，那么在译码器的地址端也依次变换着地址码，从而在译码器的八个输出端输出节拍脉冲波形。

节拍信号发生器的Multisim仿真如图7 − 4 − 31、图7 − 4 − 32所示。

图7 − 4 − 31 节拍信号发生器的Multisim电路图

图7 − 4 − 32 节拍信号发生器的Multisim时序图

2. 序列信号发生器

序列信号是指在时钟 CP 作用下产生的周期性二进制信号串，例如 01101 01101 01101……，就是以01101为基数进行循环。在数字系统的传输和数字系统的测试中，常常要用到一组特定的序列信号作为控制信号，控制数字设备周期性地工作。能够产生序列信号的逻辑电路就是序列信号发生器。

序列信号发生器可以由计数器和数据选择器两部分组成，如图7 − 4 − 33所示为74161和74151组成的8位二进制序列11011000的序列信号发生器。

计数器74161组成正常的计数方式，输出QC QB QA接到译码器74151的地址端A2A1A0，数据选择器的使能端有效，并且8个输入端从D7到D0接成11011000。当序列信号发生器工作时，在CP脉冲控制下，计数器实现计数，QC QB QA依次输出 000、001、…、111，再返回到 000，周而复始，那么在数据选择器的地址端也依次变换着地址码，从而在数据选择器的输出端F上就顺序得到11011000输出波形。

如果想要得到长度为任意的序列信号，如5位二进制信号11101，则需要把计数器74161连接成五进制计数器，然后采用同样的方法实现。实现电路如图7 − 4 − 34所示。

图7− 4− 33 序列信号发生器

图7− 4− 34 5位二进制序列信号发生器

11101序列信号发生器的Multisim仿真时序波形如图7 − 4 − 35所示。

图7 − 4 − 35 序列信号发生器的Multisim时序图