【摘要】：异步时序逻辑电路的分析步骤与同步时序电路一样，所不同的是异步时序电路特别需要注意它的时钟方程，同样的状态方程在不同的时钟方程控制下会有不同的结果。若将上例的触发器全部改成上升沿触发的触发器，所有触发器仍均为悬空，即均为翻转触发器。解：时钟方程为CP0=CP↑，CP1=Q0↑，CP2=Q1↑，每个触发器自己的时钟上升沿到来时，触发器就翻转，直接画时序图分析电路会更加简便。电路的时序图如图7 3 12所示。
异步时序逻辑电路的分析步骤与同步时序电路一样，所不同的是异步时序电路特别需要注意它的时钟方程，同样的状态方程在不同的时钟方程控制下会有不同的结果。
【例7 − 3 − 4】分析如图7 − 3 − 9所示时序逻辑电路的逻辑功能。
解：（1）写方程式。
图7 − 3 − 9 例7 − 3 − 4的电路
时钟方程： CP0=CP↓，CP1=Q0↓，CP2=Q1↓， （7 − 3 − 7）
驱动方程： J0=K0=1
J1=K1=1（空脚即为高电平）
J2=K2=1 （7 − 3 − 8）
JK触发器特性方程： Qn+1=
（7 − 3 − 9）
（2）求状态方程。
（3）列出状态转换表。
状态转换表如表7 − 3 − 4所示。
表7 − 3 − 4 状态转换表
（4）画出状态转换图和时序图。
状态转换图和时序图分别如图7 − 3 − 10和图7 − 3 − 11所示。
图7− 3− 10 状态转换图
图7− 3− 11 时序图
（5）逻辑功能
从状态转换图和时序图可以看出，此电路为异步三位二进制加法计数器。
【例7 − 3 − 5】若将上例的触发器全部改成上升沿触发的触发器，所有触发器仍均为悬空，即均为翻转触发器。
解：时钟方程为CP0=CP↑，CP1=Q0↑，CP2=Q1↑，每个触发器自己的时钟上升沿到来时，触发器就翻转，直接画时序图分析电路会更加简便。电路的时序图如图7 − 3 − 12所示。
图7 − 3 − 12 上升沿触发异步计数器时序图
可以看出，此电路为异步三位二进制减法计数器。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
