同步时序逻辑电路的分析

1. 同步时序逻辑电路的分析

时序逻辑电路中所有的触发器都是由一个时钟控制，这样的时序逻辑电路就称为同步时序逻辑电路。

【例7 − 3 − 1】分析如图7 − 3 − 1所示时序逻辑电路的逻辑功能。

图7 − 3 − 1 例7 − 3 − 1的电路

解：（1）写方程式。

时钟方程：　CP0=CP1=CP2=CP↓　 （7 − 3 − 1）

同步时序逻辑电路所有触发器时钟方程均相同，时钟方程可以省略不写。

驱动方程：J1=K1=1

输出方程： 　C= 　 （7 − 3 − 3）

JK触发器的特性方程：Qn+1=

（2）求状态方程。

（3）列出状态转换表。

状态转换表如表7 − 3 − 1所示。

表7 − 3 − 1 状态转换表

（4）画出状态图和时序图。

电路的状态转换图和时序图分别如图7 − 3 − 2和图7 − 3 − 3所示。

图7− 3− 2 状态转换图

图7− 3− 3 时序图

从状态转换图可以看到，000、001、010、011、100、101六个状态为有效的计数状态，称为有效状态；110、111不在有效的计数循环中，称为无效状态。有效状态构成的计数循环称为有效循环；若无效状态也自身构成循环则称为无效循环。如果电路中有无效循环存在，则为不能自启动的计数器。

（5）逻辑功能。

从状态转换图和时序图可以看出，此电路为带借位的同步六进制减法计数器。

【例7 − 3 − 2】分析如图7 − 3 − 4所示时序电路的逻辑功能。

图7 − 3 − 4 例7 − 3 − 2的电路

解：（1）写方程式。

驱动方程：　J0=K0=X

输出方程： 　Z= 　 （7 − 3 − 5）

JK触发器的特性方程： 　Qn+1=

（2）求状态方程。

将驱动方程代入特性方程，求出每个触发器的状态方程。

实际上从本题JK触发器的驱动方程就可以看出，每个触发器的J、K输入相同，相当于T触发器，从而可以直接写出状态方程。

（3）列出状态转换表。

状态转换表如表7 − 3 − 2所示。

表7 − 3 − 2 状态转换表

（4）画出状态转换图和时序图。转换状态图和时序图分别如图7 − 3 − 5和图7 − 3 − 6所示。

图7− 3− 5 状态转换图

图7− 3− 6 时序图

（5）逻辑功能。

从状态转换图和时序图可以看出，当X=0时，电路维持原状态；当X=1时，电路为带进位的2位二进制加法计数器。

2. 从状态转换图到算法状态机

从上面的分析可知，时序逻辑电路在工作时是在电路的有限个状态之间按照一定的规律转换的，因此可将时序逻辑电路称为有限状态机。所以时序逻辑电路的另外一种描述形式称为状态机流程图，或称ASM图。

数字系统中的二进制信息可分为两类，一类是数据信息，另一类是控制信息。加工和处理信息的电路有加法器、译码器、数据选择器、计数器和寄存器等。控制信息是命令信号，它控制着处理数据信息的硬件，完成各种数据处理的操作任务。所以数字系统的逻辑设计可分成性质不同的两个部分：数据处理器和控制器。

ASM图采用类似于编写计算机程序时使用的程序流程图的形式，表示在一系列时钟脉冲作用下时序逻辑电路状态转换的流程以及每个状态下的输入和输出，更直观地表示出时序逻辑电路的运行过程。

ASM图使用的图形符号有三种：状态框、判断框和条件输出框，如图7 − 3 − 7所示。

图7 − 3 − 7 ASM的图形符号

（a）状态框；（b）判断框；（c）条件输出框

状态框：每个状态框表示电路的一个状态，左上角注明状态名称，右上角注明状态编码。框内给出输出列表或操作。

判断框：又称条件分支框，连接在状态框的出口，决定着状态转换的去向。

条件输出框：连接在判断框出口，框内标注输出变量的名称。当所连判断框出口的条件满足时，框内输出变量等于1，否则等于0。即框内输出变量等于0时，输出框将不画出。

【例7 − 3 − 3】画出例7 − 3 − 2的电路的ASM图。

解：将例7 − 3 − 2的状态转换表7 − 3 − 2重新画出，如表7 − 3 − 3所示。

表7 − 3 − 3 例7 − 3 − 2的状态转换表

根据ASM框的规则，根据状态转换表或转换图画出算法状态机如图7 − 3 − 8所示。

图7 − 3 − 8 电路的ASM图