总线的数据传输方式

3.1.4　总线的数据传输方式

总线可传输程序指令、运算处理的具体数据、设备的控制字、状态字、设备间传输的具体数据等。系统中的各个模块通过系统总线进行信息的交换，保证数据能在总线上高速可靠地传输，是系统总线的基本任务。

总线完成一次数据传输的时间为一个总线周期，一个总线周期可分为四个阶段：

（1）申请分配阶段：由需要使用总线的模块或外设申请，通过总线分配仲裁功能确定把下一传输周期的总线使用授权给申请者。

（2）寻址阶段：取得总线使用权的模块通过总线发出本次访问模块或设备的地址，建立数据传输通路。

（3）传输阶段：主模块与其他模块或设备进行数据交换，数据由源模块发出经数据总线输入到目的模块。

（4）结束阶段：主模块的有关信息从系统总线上撤除，让出总线，以便其他模块能继续使用总线。

在一个系统中，有一个总线主控模块或器件（如计算机的CPU），对于主控模块或器件使用总线不需要申请、分配和撤除，对于包含中断、DMA控制或多处理器的系统，就必须有总线分配仲裁模块对总线的使用进行调度。

根据不同的数据传输模块和设备，总线有不同的数据传输方式：同步式传输、异步式传输、半同步式传输和分离式传输。

1．同步式传输

同步传输的特点是：传输周期是固定的，在传输周期内严格地按规定的时间发出信号和进行相应的动作。在微机中CPU与存储器之间的数据传输就是典型的同步式传输，如图3.4所示。

图3.4　8088 CPU存储器读时序

从如图3.4所示数据传输时序可见，系统总线在设计时T1、T2、T3、T4都有明确唯一的规定，模块之间的配合简单一致，但它的缺点是对所有模块都要求一致的时序，使设计缺乏灵活性。

2．异步式传输

同步式传输对总线所连接的模块和设备的速度要求较高，为了实现不同速度的模块和设备的连接，主模块和属模块之间需要增加请求（RQ）和应答（ACK）两条状态线来进行连接的沟通，如图3.5所示。异步传输方式实质上就是查询传输方式。

图3.5　异步传输命令与应答时序

3．半同步式传输

半同步传输方式是同步传输和异步传输的折中方式，传输时序如图3.6所示。其特点是：地址、命令和数据的发出时间都严格按照系统时钟脉冲前沿时刻，接收判断采用系统时钟脉冲的后沿来识别。如系统时钟宽度超过信号变化和传输延迟时间，在判别信号时将会因为不满足传输条件而延长传输周期，因为地址、命令和数据的发出均在系统时钟脉冲的前沿，因此整个的传输过程被系统时钟“同步”。

半同步传输方式是为了能与不同速度的外设协调工作，增设了一条“等待（Wait）”或“就绪（Ready）”控制信号线，这样对高速设备的数据传输就可像同步传输一样，按预定的时刻传输地址、数据和命令；对于低速设备借助Ready信号线使主控设备延时等待，从而达到速度匹配的目的。在PC机中，半同步传输方式用于CPU与外设的数据传输。

半同步方式适合于系统传输速率不高、系统中各个设备速率差异较大的场合。在如图3.6所示的8086系统的I/O传输周期中，CPU在T2的下沿时测试READY信号，当外设没准备好（READY=0）时，则在T3与T4之间插入等待周期Tw，直到READY有效（READY=1）后，CPU结束等待周期Tw，进入T4完成一次I/O数据传输。

图3.6　半同步传输方式时序

4．分离式传输

在上述的三种总线传输方式中，主模块从发出地址到数据传输在一个连续的时间中完成，当外设速度很低，或需要随机对外设数据传输数据时，会降低系统的性能。分离式总线传输把一个读周期分解为两个分离的子周期。在第一个子周期中，主模块将地址、命令，以及主模块的编号等一起发送到系统总线上，经总线传输后由相应的外设接收；外设接收到主模块发出的命令后，将数据准备好，再向总线提出请求，将需要传输的数据传输到总线上，由主模块读取，这就是第二个传输周期。这样，每一个传输子周期都只有单方向的信息流，主模块在第一个子周期后，不需要等待第二个子周期（可执行其他指令），从而提高系统的效率。

对于需要成批传输多个连续地址的读写过程，主模块只需传输一次地址信息，以后的地址可由从模块递增或递减地址来产生，从而节省传输多个地址的写周期，提高传输效率。