静态随机存取存储器（）

4.4.2　静态随机存取存储器（SRAM）

静态RAM中存储元件是双稳态触发器。从工艺上可分为双极型和MOS器件，MOS型存储单元电路占用芯片面积小、集成度高、功耗低，故使用较为广泛。

1．六管静态基本单元电路

如图4.7所示是六管静态基本单元电路的电路图。T1、T2、T3、T4为增强型NMOS管，T3、T4的接法相当于电阻的作用。

图4.7　六管静态存储器单元电路

（1）该电路有两种稳定状态

当T1截止时，A点为高电平，使得T2导通，B点为低电平，B点的低电平又保证T1截止。显然，这是一种稳定状态。另一种稳定状态是：T1导通，A点为低电平，使得T2截止，B点为高电平，B点的高电平又保证T1导通。约定前一种稳定状态（A点为高电平、B点为低电平）为1态；约定后一种稳定状态（A点为低电平、B点为高电平）为0态。无外界作用，其状态将一直保持下去。

（2）信息写入

当要进行信息的写入时，让行选择线X和列选择线Y均为高电平，T5、T6、T7、T8均能导通。若要写1，置I/O线为高、线为低电平，使得A点被强置成高电平，B点被强置成低电平，即该单元电路被强置成1态；若要写0，置I/O线为低电平，线为高电平，使得A点被强置为低电平，B点被强置为高电平，即该单元电路被强置为1态。

（3）信息读出

当要读出该单元电路所存的信息时，同样让行选择线X和列选择线Y都为高电平，T5、T6、T7、T8均能导通。若该单元储存1信息，这时I/O线为高电平；若储存0信息，这时I/O线为低电平。信息可从I/O线引出，当然也可从线输出，只是与所存信息相反。

2．静态RAM芯片举例

虽然目前的存储器芯片（特别是动态RAM）的容量已非常大，但了解它们的原理还是以早期的小容量芯片为宜，它们在最基本原理上是相同的，仅仅是规模上的差异及采用了一些新的技术。对于静态RAM，在此以Intel公司的2114为例。该芯片采用NMOS工艺，为18引脚的DIP封装，容量为l K×4位。其引脚和内部结构如图4.8所示。

Intel 2114芯片有4 096个基本存储单元，排成64×64存储矩阵。地址线为10条，采用复合译码，分两组：A3～A8用于行选择，从64行中选择1行；A0～A2、A9用于列选择，从16条列选择线选择1列。注意，一列选择线同时接到了存储矩阵的4条列线。因此，当1列选择线被选时，与之相连的4列线和被选择行线交叉处的4个基本存储单元（组成一个芯片字）被同时选中。从图4.8中还可以看出，芯片内部的数据线与外部数据线（I/O1～I/O4）之间有三态门，这符合与系统数据总线直接相连的要求。

Intel 2114芯片读/写控制只有一个写信号。当片选信号和都为低电平时表示进行写操作；当无效（为高电平），而有效时表示进行读操作（即当无效时，兼作读信号）。

图4.8　Intel 2114引脚和内部结构

（1）Intel 2114的读周期

如图4.9和表4-1所示，首先是地址先有效，片选后有效，经过一定的时间，被选中单元中的数据被读出，出现在数据输出线上。图4.9中信号的前沿和后沿处有一些斜线，这表示前沿和后沿出现的时间有一定的灵活性，可前一些或后一些。

图4.9　Intel2114读周期时序

①读周期T_RC：进行连续的读操作时，每次读操作所需的时间。

②读取时间T_A：从地址有效到数据出现在输出线并达到稳定所需的时间。

③T_CO：从片选有效到数据输出稳定所需的时间。

表4-1给出了Intel 2114和Intel 2114-2的具体的参数值，从表可以看出Intel 2114-2要快些。

表4-1　2114/2114-2读周期参数

（2）Intel 2114的写周期

如图4.10和表4-2所示，对Intel 2114进行写，也是要求地址先有效，地址有效的时间必须维持T_WC。其间，为防止误写入，在地址有效后经过T_AW，写信号方可有效（片选可提前或同时有效），写信号有效应维持T_W，而要写入的数据相对写信号的后沿应提前T_DW时间有效。

图4.10　Intel2114写周期时序

写操作有T和T两个参数，T表示写信号

_DTWDHDTW有效后，若前面为读操作，其数据输出将呈现高阻抗，最迟不得超过的时间；T_DH表示写信号无效后，写入数据还应维持的时间，这是为了防止误写入。

存储芯片的时序特性涉及过多的细节，同一类型的不同型号的存储芯片的时序特性也存在差异，所以在后面动态RAM芯片和ROM芯片举例时，不再给出具体的时序特性。

表4-2　2114/2114-2写周期参数