VHDL程序的基本构成格式

2.1.3　VHDL程序的基本构成格式

实体和构造体一起构成是VHDL的基本设计单元。而基本设计单元配上参考库申明即构成VHDL基本格式。

VHDL程序通常一开始就必然先申明共享的来源；接下来要进行实体申明，也就是对电路功能块的引脚进行描述；最后编写构造体部分，详细说明电路的构造或功能。

图2.6中首先申明参考库LIBRARY IEEE，并用“USE”语句申明引用IEEE库中的包名为STD_LOGIC_1164的程序包，以及用“ALL”表明IEEE.STD_LOGIC_1164程序包中的所有内容均可使用。

图2-6　VHDL程序基本构成格式

从原则上讲，VHDL程序设计者应当了解一定数量的库以及各个库中的各个程序包的内容，以便在设计程序时调用。但是，库通常是十分庞大的，程序包中的内容也可能包罗万象。对于初学者要做到了解一定数量的库以及各个库中的各个程序包的内容是比较困难的。因此，我们的建议是：初学者编写VHDL程序时，在程序开头始终首先申明参考库LIBRARY IEEE，并用“USE”语句申明引用IEEE库中的STD_LOGIC_1164程序包。由于初学者所调用的资源一般不会超出IEEE.STD_LOGIC_1164程序包的范围，而且所有的VHDL编译工具都带有IEEE库，建议初学者在学习初期“放心”地使用IEEE.STD_LOGIC_1164程序包，而将主要精力集中在VHDL基本程序设计上面。大量教学实践证明这样做是行之有效的，可以加快“入门”的速度。对于库和程序包的较详细介绍，请参阅后续章节。

图2.6中省略掉的部分，即符号所代表的部分，可以参见图2.7 VHDL程序基本构成格式的完整示例，从而得出更具体的印象。

图2.7　VHDL程序基本构成格式的分解

构造体中的实体名一般与构造体前面“实体说明”中所定义的实体同名，以此来说明，此构造体描述的就是相对应的那个实体。

附带说明：在VHDL中，通常在一段程序中可以加入注释，其格式是“--注释语句”。一行中从“--”开始直到此行末尾都被认为是注释语句，程序编译（compile）时注释不被编译。例如上面的“--实体申明完毕”就是注释语句。

在图2.7中，虚线把完整的二选一选择器的源程序分解成了三部分，每部分分别对应：参考库申明、实体说明、构造体说明。我们已经知道：实体说明和构造体说明构成的是VHDL的基本设计单元。可以这样理解：由基本设计单元配上库说明即构成VHDL基本程序。

通过上面的介绍，可看出：进行VHDL程序设计，首先定义所使用的库和包，再进行实体和构造体描述。其中，实体描述的是设计单元的端口，类似于对一颗芯片的管脚进行定义；构造体描述类似于对一颗芯片的内部构造进行定义。显然，VHDL设计的主要工作量在构造体描述。